EPM5192LC84-2 vs EPM5192LC-1 Comparación
Comparación detallada lado a lado de EPM5192LC84-2 por Altera y EPM5192LC-1 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPM5192LC84-2 | EPM5192LC-1 |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $7,10 | $14,20 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | EPLD / CPLD |
| Macrocells | 192 | 192 |
| Encapsulado | 84-pin PLCC (LC) | — |
| Speed Grade | -2 | -1 |
| Tensión de alimentación | 5 V (TTL-compatible I/O) | 5 V nominal (4.75 V to 5.25 V) |
| Technology | CMOS, UV-erasable / OTP | CMOS, UV-erasable / OTP EPROM cell |
| Logic Elements | AND-OR array with macrocell flip-flops | — |
| Programming Method | Altera legacy programmer (JEDEC bitstream) | — |
| Temperatura de funcionamiento | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Tipo de montaje | Surface Mount | — |
| Estado RoHS | Non-compliant (SnPb lead finish typical for this vintage) | Non-compliant (ceramic LDCC with Pb-bearing terminations) |
| Estado del ciclo de vida | Obsolete (last Altera MAX 5000 production) | — |
| JTAG Support | Vendor-specific programming interface (pre-IEEE 1532) | — |
| I/O Standard | TTL, 5V CMOS-compatible | — |
| Logic Gates | — | 3750 (typical usable) |
| Dedicated Inputs | — | 7 |
| User I/O | — | 64 |
| Número de pines | — | 84 |
| Package Type | — | LDCC (Leaded Ceramic Chip Carrier), plastic windowless |
| Propagation Delay | — | 25 ns |
| Frecuencia de reloj máxima | — | 50 MHz |
| Programmable Memory | — | EPROM (one-time or UV-erasable) |