EPM5192LC84-2 vs EPM5192LC-1 Comparaison
Comparaison détaillée côte à côte de EPM5192LC84-2 par Altera et EPM5192LC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192LC84-2 | EPM5192LC-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $7,10 | $14,20 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-Erasable / OTP Complex PLD) | EPLD / CPLD |
| Macrocells | 192 | 192 |
| Boîtier | 84-pin PLCC (LC) | — |
| Speed Grade | -2 | -1 |
| Tension d'alimentation | 5 V (TTL-compatible I/O) | 5 V nominal (4.75 V to 5.25 V) |
| Technology | CMOS, UV-erasable / OTP | CMOS, UV-erasable / OTP EPROM cell |
| Logic Elements | AND-OR array with macrocell flip-flops | — |
| Programming Method | Altera legacy programmer (JEDEC bitstream) | — |
| Température de fonctionnement | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Type de montage | Surface Mount | — |
| Statut RoHS | Non-compliant (SnPb lead finish typical for this vintage) | Non-compliant (ceramic LDCC with Pb-bearing terminations) |
| Statut du cycle de vie | Obsolete (last Altera MAX 5000 production) | — |
| JTAG Support | Vendor-specific programming interface (pre-IEEE 1532) | — |
| I/O Standard | TTL, 5V CMOS-compatible | — |
| Logic Gates | — | 3750 (typical usable) |
| Dedicated Inputs | — | 7 |
| User I/O | — | 64 |
| Nombre de broches | — | 84 |
| Package Type | — | LDCC (Leaded Ceramic Chip Carrier), plastic windowless |
| Propagation Delay | — | 25 ns |
| Fréquence d'horloge maximale | — | 50 MHz |
| Programmable Memory | — | EPROM (one-time or UV-erasable) |