EPM5192LI84 vs EPM5192LC84 Comparación

Comparación detallada lado a lado de EPM5192LI84 por Altera y EPM5192LC84 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5192LI84 EPM5192LC84
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $21,60 $15,95
Device Family MAX 5000 —
Product Type UV-Erasable/OTP Complex PLD (CPLD) Complex Programmable Logic Device (CPLD)
Usable Gates 3,750 gates —
Macro Cells 192 —
Maximum Toggle Frequency 40 MHz —
Pin-to-Pin Delay (tPD) 25 ns —
Supply Voltage (VCC) 5 V (single supply) —
User I/O Pins 64 (max) —
Rango de temperatura de funcionamiento -40 °C to +85 °C (industrial) —
Package Type 84-pin PLCC (J-lead, package code J84/QCCJ) —
Tipo de montaje Surface Mount (socket-compatible) Surface Mount (Socket-compatible)
Configuration Memory OTP / UV-erasable EPROM EPROM / UV-Erasable
Programming Method Stand-alone programmer (no JTAG on LI84 OTP variant) —
Estado RoHS [DATA_NEEDED: RoHS compliance status] unknown
Logic Compatibility TTL-compatible I/O —
Family — MAX 5000
Macrocells (Logic Cells) — 192
Propagation Delay (tPD) — 55 ns
Process Technology — CMOS
Programmability — OTP / UV-Erasable
Encapsulado — LCC-84 (PQCC84, MS-018)
Recuento de pines — 84
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Tensión de alimentación — [DATA_NEEDED: VCC range]
User I/O — [DATA_NEEDED: max user I/O count]
Programming Interface — JTAG / Altera legacy (MAX+PLUS II baseline)
Nivel MSL — [DATA_NEEDED: MSL rating]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización