EPM5192LI84 vs EPM5192LC84 Comparaison

Comparaison détaillée côte à côte de EPM5192LI84 par Altera et EPM5192LC84 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192LI84 EPM5192LC84
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,60 $15,95
Device Family MAX 5000 —
Product Type UV-Erasable/OTP Complex PLD (CPLD) Complex Programmable Logic Device (CPLD)
Usable Gates 3,750 gates —
Macro Cells 192 —
Maximum Toggle Frequency 40 MHz —
Pin-to-Pin Delay (tPD) 25 ns —
Supply Voltage (VCC) 5 V (single supply) —
User I/O Pins 64 (max) —
Plage de température de fonctionnement -40 °C to +85 °C (industrial) —
Package Type 84-pin PLCC (J-lead, package code J84/QCCJ) —
Type de montage Surface Mount (socket-compatible) Surface Mount (Socket-compatible)
Configuration Memory OTP / UV-erasable EPROM EPROM / UV-Erasable
Programming Method Stand-alone programmer (no JTAG on LI84 OTP variant) —
Statut RoHS [DATA_NEEDED: RoHS compliance status] unknown
Logic Compatibility TTL-compatible I/O —
Family — MAX 5000
Macrocells (Logic Cells) — 192
Propagation Delay (tPD) — 55 ns
Process Technology — CMOS
Programmability — OTP / UV-Erasable
Boîtier — LCC-84 (PQCC84, MS-018)
Nombre de broches — 84
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Tension d'alimentation — [DATA_NEEDED: VCC range]
User I/O — [DATA_NEEDED: max user I/O count]
Programming Interface — JTAG / Altera legacy (MAX+PLUS II baseline)
Niveau MSL — [DATA_NEEDED: MSL rating]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis