EPM7128SQC100-10 vs EPM7128AETC100-10 Comparación
Comparación detallada lado a lado de EPM7128SQC100-10 por Altera y EPM7128AETC100-10 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPM7128SQC100-10 | EPM7128AETC100-10 |
|---|---|---|
| Marca | Altera | Intel |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $9,85 | $13,85 |
| Family | MAX 7000S | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | — |
| Logic Elements / Gates | 2,500 usable gates | — |
| Maximum User I/O | 84 | — |
| Logic Array Blocks (LABs) | 16 | 8 |
| Maximum Operating Frequency | 100 MHz | — |
| Pin-to-Pin Logic Delay (tPD) | 10 ns | — |
| Tensión de alimentación | 5 V | — |
| Process Technology | 5V CMOS, EEPROM-based | — |
| Programmability | In-System Programmable (ISP) via JTAG | — |
| Encapsulado | 100-pin PQFP (Plastic Quad Flat Pack) | 100-pin TQFP (ET) |
| Temperatura de funcionamiento | 0C to +70C (commercial) | -40C to +85C (commercial/industrial) |
| Tipo de montaje | Surface Mount | — |
| Estado RoHS | [DATA_NEEDED: rohs_status] | Compliant |
| Macrocells | — | 128 |
| User I/Os | — | 84 |
| Usable Gates | — | 2.5K |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Supply Voltage (Core) | — | 3.3 V |
| I/O Tolerance | — | 5.0 V tolerant |
| Program Technology | — | EEPROM (in-system programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Estado del ciclo de vida | — | Obsolete (migrate to MAX II or MAX V) |