EPM7128SQC100-10 vs EPM7128AETC100-10 Comparaison
Comparaison détaillée côte à côte de EPM7128SQC100-10 par Altera et EPM7128AETC100-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM7128SQC100-10 | EPM7128AETC100-10 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,85 | $13,85 |
| Family | MAX 7000S | MAX 7000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 128 | — |
| Logic Elements / Gates | 2,500 usable gates | — |
| Maximum User I/O | 84 | — |
| Logic Array Blocks (LABs) | 16 | 8 |
| Maximum Operating Frequency | 100 MHz | — |
| Pin-to-Pin Logic Delay (tPD) | 10 ns | — |
| Tension d'alimentation | 5 V | — |
| Process Technology | 5V CMOS, EEPROM-based | — |
| Programmability | In-System Programmable (ISP) via JTAG | — |
| Boîtier | 100-pin PQFP (Plastic Quad Flat Pack) | 100-pin TQFP (ET) |
| Température de fonctionnement | 0C to +70C (commercial) | -40C to +85C (commercial/industrial) |
| Type de montage | Surface Mount | — |
| Statut RoHS | [DATA_NEEDED: rohs_status] | Compliant |
| Macrocells | — | 128 |
| User I/Os | — | 84 |
| Usable Gates | — | 2.5K |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Supply Voltage (Core) | — | 3.3 V |
| I/O Tolerance | — | 5.0 V tolerant |
| Program Technology | — | EEPROM (in-system programmable) |
| JTAG Support | — | IEEE 1149.1 boundary-scan |
| Statut du cycle de vie | — | Obsolete (migrate to MAX II or MAX V) |