EPM7128STC100-10 vs EPM7128SQC100-10N Comparación

Comparación detallada lado a lado de EPM7128STC100-10 por Altera y EPM7128SQC100-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128STC100-10 EPM7128SQC100-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $7,10 $14,95
Family MAX 7000S MAX 7000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
Usable Gates 2,500 2,500
User I/Os 84 —
Logic Array Blocks 8 (16 macrocells per LAB) —
Propagation Delay (tPD) 10 ns 10 ns
Internal Counter Frequency (fCNT) 100 MHz —
Logic Family CMOS —
Supply Voltage (VCCINT) 5 V 5 V (4.75 V to 5.25 V)
MultiVolt I/O Voltage 3.3 V / 5 V —
Encapsulado TQFP-100 (C100) 100-pin PQFP (BQFP)
Recuento de pines 100 —
Tipo de montaje Surface Mount Surface Mount
Programmability In-System Programmable (JTAG, IEEE 1149.1), EEPROM —
Temperatura de funcionamiento 0C to +70C (commercial) -40C to +85C (industrial)
Estado RoHS [DATA_NEEDED: RoHS compliance status not in provided data] —
Logic Array Blocks (LABs) — 8 (16 macro cells each)
User I/O Pins — 84
Maximum Frequency — 100 MHz
I/O Voltage Tolerance — 3.3 V or 5 V (MultiVolt interface)
Configuration Memory — EEPROM (non-volatile)
Programming Interface — JTAG (IEEE Std 1149.1), 4-pin
Lead-Free / RoHS Status — Lead-free (N suffix)
Architecture Generation — Second-generation MAX

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización