EPM7128STC100-10 vs EPM7128SQC100-10N Comparaison

Comparaison détaillée côte à côte de EPM7128STC100-10 par Altera et EPM7128SQC100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128STC100-10 EPM7128SQC100-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $14,95
Family MAX 7000S MAX 7000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
Usable Gates 2,500 2,500
User I/Os 84 —
Logic Array Blocks 8 (16 macrocells per LAB) —
Propagation Delay (tPD) 10 ns 10 ns
Internal Counter Frequency (fCNT) 100 MHz —
Logic Family CMOS —
Supply Voltage (VCCINT) 5 V 5 V (4.75 V to 5.25 V)
MultiVolt I/O Voltage 3.3 V / 5 V —
Boîtier TQFP-100 (C100) 100-pin PQFP (BQFP)
Nombre de broches 100 —
Type de montage Surface Mount Surface Mount
Programmability In-System Programmable (JTAG, IEEE 1149.1), EEPROM —
Température de fonctionnement 0C to +70C (commercial) -40C to +85C (industrial)
Statut RoHS [DATA_NEEDED: RoHS compliance status not in provided data] —
Logic Array Blocks (LABs) — 8 (16 macro cells each)
User I/O Pins — 84
Maximum Frequency — 100 MHz
I/O Voltage Tolerance — 3.3 V or 5 V (MultiVolt interface)
Configuration Memory — EEPROM (non-volatile)
Programming Interface — JTAG (IEEE Std 1149.1), 4-pin
Lead-Free / RoHS Status — Lead-free (N suffix)
Architecture Generation — Second-generation MAX

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis