EPM7128STC100-6 vs EPM7128STC100-6N Comparación

Comparación detallada lado a lado de EPM7128STC100-6 por Intel y EPM7128STC100-6N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7128STC100-6 EPM7128STC100-6N
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $5,20 $10,50
Family MAX 7000S MAX 7000S
Macrocells 128 —
Equivalent Gates 2,500 —
User I/O Pins 84 —
Pin-to-Pin Delay (tPD) 6 ns —
Maximum Internal Frequency (fCNT) 147.1 MHz —
Supply Voltage (VCCINT / VCCIO) 5 V —
Encapsulado 100-pin TQFP (STC100) —
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (Commercial)
PCI Compliance 33 MHz PCI Local Bus Rev. 2.2 (-6/-7/-10 grades) —
Lead Pitch 1.0 mm (TQFP) —
Lead-Free / RoHS Contains lead (non-RoHS original; -6N variant is lead-free) —
Configuration Memory On-chip EEPROM (non-volatile) —
Usable Gates — 2,500
Macro Cells — 128
User I/Os — 84
Logic Family — CMOS
Número de pines — 100
Package Type — TQFP-100
Maximum Internal Frequency — 147.1 MHz
Internal Counter Frequency — 250 MHz
Propagation Delay (tPD) — 6 ns
Pin-to-Pin Delay — 4.5 ns
Supply Voltage (VCCIO) — 5 V
Process Technology — CMOS EEPROM
Programmability — In-System Programmable (ISP) via JTAG
JTAG Support — IEEE 1149.1 Boundary Scan
Estado RoHS — Non-Compliant (lead-bearing package)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización