EPM7128STC100-6 vs EPM7128STC100-6N Comparaison

Comparaison détaillée côte à côte de EPM7128STC100-6 par Intel et EPM7128STC100-6N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128STC100-6 EPM7128STC100-6N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,20 $10,50
Family MAX 7000S MAX 7000S
Macrocells 128 —
Equivalent Gates 2,500 —
User I/O Pins 84 —
Pin-to-Pin Delay (tPD) 6 ns —
Maximum Internal Frequency (fCNT) 147.1 MHz —
Supply Voltage (VCCINT / VCCIO) 5 V —
Boîtier 100-pin TQFP (STC100) —
Type de montage Surface Mount Surface Mount
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (Commercial)
PCI Compliance 33 MHz PCI Local Bus Rev. 2.2 (-6/-7/-10 grades) —
Lead Pitch 1.0 mm (TQFP) —
Lead-Free / RoHS Contains lead (non-RoHS original; -6N variant is lead-free) —
Configuration Memory On-chip EEPROM (non-volatile) —
Usable Gates — 2,500
Macro Cells — 128
User I/Os — 84
Logic Family — CMOS
Nombre de broches — 100
Package Type — TQFP-100
Maximum Internal Frequency — 147.1 MHz
Internal Counter Frequency — 250 MHz
Propagation Delay (tPD) — 6 ns
Pin-to-Pin Delay — 4.5 ns
Supply Voltage (VCCIO) — 5 V
Process Technology — CMOS EEPROM
Programmability — In-System Programmable (ISP) via JTAG
JTAG Support — IEEE 1149.1 Boundary Scan
Statut RoHS — Non-Compliant (lead-bearing package)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis