EPM7256AETC100-10N vs EPM7256AEQC208-5N Comparación

Comparación detallada lado a lado de EPM7256AETC100-10N por Altera y EPM7256AEQC208-5N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM7256AETC100-10N EPM7256AEQC208-5N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $13,10 $11,50
Family MAX 7000A MAX 7000A
Device Type CPLD (Complex Programmable Logic Device) —
Macro Cells 256 —
Usable Gates 5,000 5,000
Maximum User I/Os 84 —
Logic Elements / LABs 16 Logic Array Blocks —
Pin-to-Pin Logic Delay 10 ns —
Maximum Operating Frequency 125 MHz —
Supply Voltage (Core) 3.3 V —
MultiVolt I/O Support 2.5 V / 3.3 V / 5.0 V —
Programmability EEPROM, in-system via JTAG (IEEE 1149.1) —
Encapsulado 100-pin TQFP 208-pin PQFP (Plastic Quad Flat Pack)
Tipo de montaje Surface Mount Surface Mount
Rango de temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: explicit grade from datasheet] —
Process Technology 0.30 µm EEPROM —
Dedicated Inputs 4 (global clock / clear / OE) 16
Estado RoHS [DATA_NEEDED: not confirmed in provided data] unknown
Lead-Free / Pb-Free [DATA_NEEDED: not confirmed in provided data] —
Logic Family / Base Technology — CMOS, EEPROM-based
Macrocells — 256
User I/Os — 164
Número de pines — 208
Supply Voltage (VCCINT) — 3.3 V
Maximum Internal Frequency — 172.4 MHz
Pin-to-Pin Propagation Delay (tPD) — 5.5 ns
Speed Grade — -5
Temperatura de funcionamiento — 0 C to +70 C (Commercial)
Programming Interface — JTAG (IEEE Std. 1149.1) / ISP
Nivel MSL — [DATA_NEEDED: MSL Level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización