EPM7256SRC208-15N vs EPM7256SQC208-15N Comparación
Comparación detallada lado a lado de EPM7256SRC208-15N por Altera y EPM7256SQC208-15N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPM7256SRC208-15N | EPM7256SQC208-15N |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $27,20 | $0,00 |
| Series | MAX 7000S | MAX 7000S |
| Macrocells | 256 | 256 |
| Usable Gates | 5,000 | — |
| User I/O Pins | 164 | 164 |
| Logic Array Blocks (LABs) | 16 | — |
| Pin-to-Pin Delay (tPD) | 15 ns | — |
| Maximum Counter Frequency | 76.9 MHz | — |
| Tensión de alimentación | 5 V | 5 V |
| Configuration Memory | EEPROM (non-volatile) | EEPROM (non-volatile) |
| Encapsulado | 208-pin RQFP (PowerQuad Flat Pack) | 208-pin PQFP |
| Tipo de montaje | Surface Mount | Surface Mount |
| Temperatura de funcionamiento | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | Yes (ISP) |
| I/O Standard | 5 V TTL/CMOS compatible | — |
| Estado RoHS | Compliant (N suffix) | Lead free / RoHS Compliant |
| Lead Free | Yes (N suffix) | — |
| Nivel MSL | [DATA_NEEDED: MSL level] | — |
| Number of Terminals | 208 | — |
| Pin-to-Pin Delay | — | 15 ns (speed grade -15) |
| JTAG Interface | — | IEEE 1149.1 boundary-scan |
| Logic Array Blocks | — | 16 macrocells per LAB |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| Speed Grade | — | -15 |
| Product Category | — | CPLD - Complex Programmable Logic Devices |
| Manufacturer | — | Altera (Intel Programmable Solutions Group) |