EPM9320GC280-20 vs EPM9320RC208-20 Comparación

Comparación detallada lado a lado de EPM9320GC280-20 por Altera y EPM9320RC208-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320GC280-20 EPM9320RC208-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $67,00 $21,90
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 320 320
Usable Gates 6000 (approx.) 6,000
Logic Array Blocks (LABs) 20 (16 macrocells each, typical for MAX 9000) 20
Maximum Operating Frequency 100 MHz (internal counter) —
Propagation Delay (tpd) 23 ns (approx., -20 speed grade) —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Technology CMOS EEPROM —
In-System Programmability Yes (5.0-V ISP via JTAG) —
JTAG Support IEEE Std. 1149.1 compliant —
Encapsulado 280-pin Ceramic Pin Grid Array (CPGA) 208-RQFP, exposed pad (208-BFQFP)
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] 0 °C to 70 °C (commercial)
Tipo de montaje Through-Hole (PGA socket) Surface Mount
Estado RoHS unknown —
Configuration Memory EEPROM (non-volatile, instant-on) —
Maximum I/O Pins — 132
Propagation Delay (tPD max) — 20 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programming Technology — EEPROM, in-system programmable (ISP)
Boundary-Scan Interface — IEEE Std. 1149.1 (JTAG)
Architecture — Multiple Array Matrix (MAX), 3rd generation
Process Technology — CMOS, 5.0 V EEPROM
Reprogrammability — Yes, unlimited ISP cycles

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización