EPM9560ARC208-10 vs EPM9320RC208-15 Comparación

Comparación detallada lado a lado de EPM9560ARC208-10 por Intel y EPM9320RC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560ARC208-10 EPM9320RC208-15
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $0,00
Device Family MAX 9000A (Multiple Array MatriX) MAX 9000
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells —
Logic Array Blocks 35 LABs [DATA_NEEDED: LAB count]
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) —
Internal Frequency 144.9 MHz —
Tensión de alimentación 5.0 V 5.0 V
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) EEPROM-based (non-volatile)
JTAG Interface IEEE 1149.1 boundary-scan (ISP) IEEE Std. 1149.1
Temperatura de funcionamiento 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Encapsulado 208-pin RQFP (PowerQuad Flat Pack) with exposed pad 208-pin RQFP (Power QFP)
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Recuento de pines 208 pins —
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
Frecuencia de reloj máxima — 117.6 MHz
In-System Programmability — Yes (ISP via JTAG)
Package Type — 208-BFQFP Exposed Pad
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Estado del ciclo de vida — Obsolete (PDN0706, 2007)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización