EPM9560ARC208-10 vs EPM9320RC208-15 Comparaison

Comparaison détaillée côte à côte de EPM9560ARC208-10 par Intel et EPM9320RC208-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560ARC208-10 EPM9320RC208-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $0,00
Device Family MAX 9000A (Multiple Array MatriX) MAX 9000
Programmable Logic Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 gates 6,000
Macrocells 560 macrocells —
Logic Array Blocks 35 LABs [DATA_NEEDED: LAB count]
User I/O Pins 153 I/O —
Propagation Delay (tPD) 10 ns (speed grade -10) —
Internal Frequency 144.9 MHz —
Tension d'alimentation 5.0 V 5.0 V
Logic Family CMOS —
Configuration Technology EEPROM (non-volatile, in-system programmable) EEPROM-based (non-volatile)
JTAG Interface IEEE 1149.1 boundary-scan (ISP) IEEE Std. 1149.1
Température de fonctionnement 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Boîtier 208-pin RQFP (PowerQuad Flat Pack) with exposed pad 208-pin RQFP (Power QFP)
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Nombre de broches 208 pins —
Macro Cells — 320
Pin-to-Pin Propagation Delay — 15 ns (speed grade -15)
Fréquence d'horloge maximale — 117.6 MHz
In-System Programmability — Yes (ISP via JTAG)
Package Type — 208-BFQFP Exposed Pad
Number of I/O Pins — [DATA_NEEDED: user I/O count]
Statut du cycle de vie — Obsolete (PDN0706, 2007)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis