EPM9560ARC240-10 vs EPM9560RC-15 Comparación

Comparación detallada lado a lado de EPM9560ARC240-10 por Altera y EPM9560RC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560ARC240-10 EPM9560RC-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $28,80 $30,10
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multiple Array MatriX (MAX) - third generation Multiple Array MatriX (MAX) - third generation
Usable Gates 12,000 12,000
Macrocells 560 560
User I/Os (this package) 191 (per Mouser listing) —
Internal Frequency 144.9 MHz —
Propagation Delay (tpd) 11.4 ns —
Supply Voltage - Internal (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (selectable) —
Process Technology CMOS EEPROM CMOS EEPROM
Encapsulado 240-pin PowerQuad QFP (RQFP / EAR240) 240-pin RQFP (32x32 mm)
Temperatura de funcionamiento 0C to +70C (commercial) 0 C to +70 C (commercial)
Configuration Memory EEPROM (non-volatile, in-system programmable) —
Logic Family CMOS —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Logic Array Blocks (LABs) — 16 (40 macrocells each)
Maximum User I/O Pins — 191
Pin-to-Pin Delay (tPD1) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
Tipo de montaje — Surface Mount
Programming Interface — IEEE Std. 1149.1 JTAG (ISP)
In-System Programmability — Yes (5.0 V ISP via JTAG)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización