EPM9560ARC240-10 vs EPM9560RC-15 比較

詳細な並列比較: EPM9560ARC240-10 メーカー: Altera および EPM9560RC-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM9560RC-15 EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 ⚠ ラストタイムバイ

仕様比較

パラメータ EPM9560ARC240-10 EPM9560RC-15
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete ラストバイ
在庫状況 In Stock In Stock
単価(USD) $28.80 $30.10
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multiple Array MatriX (MAX) - third generation Multiple Array MatriX (MAX) - third generation
Usable Gates 12,000 12,000
Macrocells 560 560
User I/Os (this package) 191 (per Mouser listing) —
Internal Frequency 144.9 MHz —
Propagation Delay (tpd) 11.4 ns —
Supply Voltage - Internal (VCCINT) 5.0 V —
I/O Supply Voltage (VCCIO) 3.3 V or 5.0 V (selectable) —
Process Technology CMOS EEPROM CMOS EEPROM
パッケージ 240-pin PowerQuad QFP (RQFP / EAR240) 240-pin RQFP (32x32 mm)
動作温度 0C to +70C (commercial) 0 C to +70 C (commercial)
Configuration Memory EEPROM (non-volatile, in-system programmable) —
Logic Family CMOS —
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Logic Array Blocks (LABs) — 16 (40 macrocells each)
Maximum User I/O Pins — 191
Pin-to-Pin Delay (tPD1) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
実装タイプ — Surface Mount
Programming Interface — IEEE Std. 1149.1 JTAG (ISP)
In-System Programmability — Yes (5.0 V ISP via JTAG)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼