EPM9560GC280-20N vs EPM9560GC280-15 Comparación

Comparación detallada lado a lado de EPM9560GC280-20N por Altera y EPM9560GC280-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560GC280-20N EPM9560GC280-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $285,00 $115,00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EE PLD (CMOS EEPROM-based CPLD)
Architecture Multiple Array MatriX (MAX), 3rd generation Multiple Array MatriX (MAX)
Technology CMOS EEPROM-based CMOS EEPROM, 0.5 um process (MAX third-gen)
Usable Gates 6,000 to 12,000 —
Macrocells 560 —
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage 3.3 V or 5 V (configurable) —
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) —
Encapsulado 280-pin CPGA (Ceramic Pin Grid Array) —
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
Temperatura de funcionamiento [DATA_NEEDED: industrial/commercial grade] —
Estado RoHS [DATA_NEEDED] Non-compliant (ceramic CPGA, contains lead)
Macro Cells — 560
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Tipo de montaje — Through-Hole
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Estado del ciclo de vida — Obsolete (legacy Altera MAX 9000 family)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización