EPM9560GC280-20N vs EPM9560GC280-15N Comparación

Comparación detallada lado a lado de EPM9560GC280-20N por Altera y EPM9560GC280-15N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560GC280-20N EPM9560GC280-15N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $285,00 $125,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array MatriX (MAX), 3rd generation Multiple Array MatriX (MAX) 3rd generation
Technology CMOS EEPROM-based —
Usable Gates 6,000 to 12,000 12,000 (typical)
Macrocells 560 —
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage 3.3 V or 5 V (configurable) —
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) Yes (5.0-V ISP via JTAG)
Encapsulado 280-pin CPGA (Ceramic Pin Grid Array) CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
Temperatura de funcionamiento [DATA_NEEDED: industrial/commercial grade] —
Estado RoHS [DATA_NEEDED] —
Device Family — MAX 9000
Product Type — EE PLD / CPLD
Macrocell Count — 560
Propagation Delay (tPD) — 16.6 ns
Frecuencia de reloj máxima — 117.6 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Maximum Supply Voltage — 5.25 V
Logic Technology — CMOS EEPROM
Boundary-Scan (JTAG) — IEEE Std. 1149.1 compliant
Package Code — PGA / CPGA280
Terminal Form — PIN/PEG
Operating Temperature Grade — Commercial

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización