EPM9560GC280-20N vs EPM9560GC280-15N Comparaison

Comparaison détaillée côte à côte de EPM9560GC280-20N par Altera et EPM9560GC280-15N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560GC280-20N EPM9560GC280-15N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $285,00 $125,00
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Architecture Multiple Array MatriX (MAX), 3rd generation Multiple Array MatriX (MAX) 3rd generation
Technology CMOS EEPROM-based —
Usable Gates 6,000 to 12,000 12,000 (typical)
Macrocells 560 —
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage 3.3 V or 5 V (configurable) —
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) Yes (5.0-V ISP via JTAG)
Boîtier 280-pin CPGA (Ceramic Pin Grid Array) CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
Température de fonctionnement [DATA_NEEDED: industrial/commercial grade] —
Statut RoHS [DATA_NEEDED] —
Device Family — MAX 9000
Product Type — EE PLD / CPLD
Macrocell Count — 560
Propagation Delay (tPD) — 16.6 ns
Fréquence d'horloge maximale — 117.6 MHz
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Maximum Supply Voltage — 5.25 V
Logic Technology — CMOS EEPROM
Boundary-Scan (JTAG) — IEEE Std. 1149.1 compliant
Package Code — PGA / CPGA280
Terminal Form — PIN/PEG
Operating Temperature Grade — Commercial

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis