EPM9560RC208-9 vs EPM9560RC208-15 Comparación

Comparación detallada lado a lado de EPM9560RC208-9 por Altera y EPM9560RC208-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9560RC208-9 EPM9560RC208-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $71,00 $0,00
Family MAX 9000 MAX 9000
Device Type CPLD / EPLD EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 16 —
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 9 ns —
Maximum Operating Frequency [DATA_NEEDED: fMAX from datasheet] —
Core Voltage 5 V —
Supply Voltage Range 4.75 V to 5.25 V —
Programmability In-system programmable (JTAG) —
Encapsulado 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Speed Grade -9 -15 (15 ns pin-to-pin)
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Process Technology EPROM-based (one-time programmable) / UV-erasable —
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Tensión de alimentación — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización