EPM9560RC208-9 vs EPM9560RC208-15 Comparação

Comparação detalhada lado a lado de EPM9560RC208-9 por Altera e EPM9560RC208-15 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM9560RC208-9 EPM9560RC208-15
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $71,00 $0,00
Family MAX 9000 MAX 9000
Device Type CPLD / EPLD EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 16 —
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 9 ns —
Maximum Operating Frequency [DATA_NEEDED: fMAX from datasheet] —
Core Voltage 5 V —
Supply Voltage Range 4.75 V to 5.25 V —
Programmability In-system programmable (JTAG) —
Encapsulamento 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Speed Grade -9 -15 (15 ns pin-to-pin)
Temperatura de operação [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Tipo de montagem Surface Mount Surface Mount
Status RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Process Technology EPROM-based (one-time programmable) / UV-erasable —
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Tensão de alimentação — 5.0 V
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação