P1013NSN2LFB vs P1013NXN2LFB Comparación
Comparación detallada lado a lado de P1013NSN2LFB por NXP Semiconductors y P1013NXN2LFB por NXP Semiconductors. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
NXP Semiconductors
P1013NSN2LFB - QorIQ P1 1-Core 1GHz PowerPC MPU | NXP | TEPBGA-689
P1013NSN2LFB ⚠ Última compraNXP Semiconductors
P1013NXN2LFB - QorIQ P1022 Power Arch SoC 1GHz | NXP
P1013NXN2LFB ⚠ Última compraComparación de especificaciones
| Parámetro | P1013NSN2LFB | P1013NXN2LFB |
|---|---|---|
| Marca | NXP Semiconductors | NXP Semiconductors |
| Categoría | Microcontrollers | Microcontrollers |
| Estado del ciclo de vida | Última compra | Última compra |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $53,20 | $32,85 |
| Core Architecture | PowerPC e500v2 (single core) | 32-bit Power Architecture e500v2 |
| Core Count | 1 | — |
| Ancho del bus de datos | 32-bit | — |
| Maximum Core Frequency | 1067 MHz | — |
| Rango de temperatura de funcionamiento | 0 °C to +105 °C | — |
| Encapsulado | 689-TEPBGA II (31x31 mm) | 689-ball TEPBGA II (31 mm x 31 mm) |
| Tipo de montaje | Surface Mount (BGA) | Surface Mount (BGA) |
| Memory Controller | DDR2/DDR3 with ECC, up to 800 MT/s | DDR2/DDR3 with ECC, 64-bit data bus |
| Ethernet MACs | 3 x 10/100/1000 Mb/s (1 RGMII + 2 SGMII) | 3 x 10/100/1000 (2x SGMII/HS SerDes, 1x RGMII) |
| PCIe Controllers | 2 x PCIe Gen 1/2 | — |
| USB | USB 2.0 (Host + Device) | 1 x USB 2.0 with integrated PHY |
| Display Interface | Integrated LCD controller | — |
| Security Engine | SEC 4.x (DES/3DES/AES/SHA/RSA) | — |
| L2 Cache | 256 KB | 256 KB platform cache |
| Supply Voltages | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| Estado RoHS | Compliant | Compliant (Pb-free ball finish) |
| Silicon Revision | Rev 2.1 | — |
| Family | — | QorIQ P1022 (P1 series) |
| Number of Cores | — | 1 |
| Core Frequency | — | 1.067 GHz |
| L1 Cache (per core) | — | 32 KB instruction + 32 KB data |
| PCI Express | — | 2 x PCIe Gen 1.1 (x4 / x1) |
| Other Interfaces | — | eSDHC, eSPI, I2C, UART, eLBC, LCD controller |
| Temperatura de funcionamiento | — | -40C to +125C (junction) |
| Process | — | 45 nm SOI |
| Tensión de alimentación | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Security | — | SEC 4.0 (optional crypto accelerator) on die variant |