10AX115N3F45E2SG vs 10AX115U3F45E2SG Comparaison
Comparaison détaillée côte à côte de 10AX115N3F45E2SG par Intel et 10AX115U3F45E2SG par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | 10AX115N3F45E2SG | 10AX115U3F45E2SG |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $3 100,00 | $5 800,00 |
| Family | Arria 10 GX | Arria 10 GX |
| Logic Elements | 1,150,000 | — |
| Embedded Memory | 68,857,856 bits | — |
| User I/Os | 768 | — |
| Boîtier | 1932-ball FCBGA (45 x 45 mm, 1.0 mm pitch) | 1932-ball FCBGA (F45, 45×45 mm, 1.0 mm pitch) |
| Process Technology | 20 nm TSMC | — |
| Speed Grade | -2 (middle) | -2 (E2 commercial/extended) |
| Temperature Grade | E2 (extended) | — |
| Transceivers | Up to 24 channels, 12.5 Gbps GX | — |
| DSP Blocks | Variable-precision, 27 x 27 multipliers | Variable-precision, hardened floating-point |
| Hard Memory Controllers | Yes (DDR3/DDR4/LPDDR3) | 2 (DDR4/DDR3/QDRII+/RLDRAM3) |
| Hard PCIe IP | PCIe Gen3 x8 (hard IP) | — |
| Hard Processor System | Not included (FPGA-only variant) | — |
| Statut RoHS | Compliant | — |
| Type de montage | Surface Mount (SMT) | — |
| Logic Elements (LE) | — | 1,150,000 |
| Adaptive Logic Modules (ALM) | — | 427,200 |
| Embedded Memory Bits | — | 68,857,856 (≈ 52.99 Mbit) |
| Number of Transceivers | — | [DATA_NEEDED: per-die transceiver count, F45 package variant] |
| Maximum Transceiver Data Rate | — | 17.4 Gbps |
| Hard PCIe Gen3 IP Blocks | — | 2 × PCIe Gen3 (x8/x4/x2/x1) |
| Process Node | — | 20 nm Tri-Gate (Intel) |
| Température de fonctionnement | — | Industrial (junction -40 °C to +100 °C) – device grade U |
| Supply Voltage Core | — | [DATA_NEEDED: VCC/VCCP core voltage] |
| Configuration Method | — | FPGA configuration via serial/parallel flash, JTAG |
| RoHS Compliance | — | Compliant |
| Niveau MSL | — | [DATA_NEEDED: MSL rating per JEDEC J-STD-020] |