5CSEBA5U19C8N vs 5CSEBA5U19C7N Comparaison
Comparaison détaillée côte à côte de 5CSEBA5U19C8N par Intel et 5CSEBA5U19C7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
5CSEBA5U19C8N - Cyclone V SE SoC FPGA, 85K LE, Dual ARM Cortex-A9 | Intel
5CSEBA5U19C8N ✓ ActifComparaison des spécifications
| Paramètre | 5CSEBA5U19C8N | 5CSEBA5U19C7N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $195,00 | $99,20 |
| Family | Cyclone V SE (SoC FPGA) | Cyclone V SE SoC FPGA |
| Logic Elements | 85,000 LE | 85,000 |
| Adaptive Logic Modules (ALMs) | 32,070 ALM | — |
| Embedded Memory | 3.88 Mbit | M10K + MLAB blocks, ~4,450 Kbits total |
| Processor Cores | Dual ARM Cortex-A9 MPCore | — |
| Core Maximum Frequency | 925 MHz (datasheet); 600 MHz commercial speed grade | — |
| L1 Cache (Instruction) | 2 x 32 kB | — |
| L1 Cache (Data) | 2 x 32 kB | — |
| L2 Cache | 512 kB shared | — |
| FPGA User I/Os | 66 I/O | — |
| Process Technology | 28 nm TSMC | — |
| Core Voltage | 1.1 V | — |
| Type de montage | Surface Mount (SMD/SMT) | Surface Mount (BGA) |
| Boîtier | 484-UBGA (U19, 19x19 mm) | 484-UBGA (UBGAmobile, 19x19 mm) |
| Ball Pitch | [DATA_NEEDED: ball pitch in mm] | — |
| Température de fonctionnement | 0C to +85C (commercial) | 0C to +85C (commercial, junction) |
| Speed Grade | C8 (0.85 ns, commercial) | -7 (standard) |
| Statut RoHS | Compliant | — |
| Hard Processor System | — | Dual ARM Cortex-A9 MPCore with CoreSight |
| HPS Maximum Frequency | — | 800 MHz per core |
| Process Node | — | 28 nm low-power (TSMC) |
| Supply Voltage (Core) | — | 1.1 V typical |
| DSP Blocks | — | Variable-precision, 18x18 / 27x27 multipliers |
| HPS Peripherals | — | EMAC, USB 2.0 OTG, NAND, DDR3, SPI, QSPI, I2C, UART |
| RoHS / Pb-free | — | Yes |
| Configuration Memory | — | External (active serial via HPS or FPGA) |
| Niveau MSL | — | 3 (per JEDEC J-STD-020, reflow 260C) |
| Block Pins (User I/O) | — | Approximately 66 user I/O pins |