EP1810GM883B vs EP1810JM-45 Comparaison

Comparaison détaillée côte à côte de EP1810GM883B par Altera et EP1810JM-45 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810GM883B EP1810JM-45
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $125,40 $14,20
Device Family EP1810 (Classic EPLD) Classic EPLD (EP1810 series)
Macrocells 48 48
User Flip-Flops Up to 64 —
Total Inputs 60 —
Dedicated Inputs 12 —
I/O Pins 48 (bidirectional, tri-state) —
Propagation Delay (tPD) 50 ns max —
Supply Voltage (VCC) 4.5 V to 5.5 V 4.5 V to 5.5 V
Technology CMOS, UV-erasable CMOS, UV-EPROM configuration
Température de fonctionnement -55 °C to +125 °C (Military, MIL-STD-883B) -55 C to +125 C (military grade)
Package Type Ceramic Pin Grid Array (PGA), 84 pins JLCC-68 (ceramic J-leaded chip carrier)
Package Designator GM (ceramic PGA) —
Processing Level MIL-STD-883B (Class B) —
Programming Method UV-erasable / Altera programming hardware —
Type de montage Through-hole (PGA socket or PCB through-hole) Surface Mount (J-lead)
Lead-Free / RoHS [DATA_NEEDED: lead-free status] —
Logic Family TTL-compatible I/O —
Usable Gates — ~900 gates
Propagation Delay (tpd) — 45 ns (max, -45 speed grade)
Package Code — JM (windowed ceramic, UV-erasable)
Nombre de broches — 68
I/O Compatibility — CMOS / TTL
Configuration Method — JEDEC fuse map, EPROM programmer
Programming Technology — UV-erasable EPROM (non-volatile, instant-on)
Logic Type — EPLD / PLD (programmable logic device)
Statut RoHS — [DATA_NEEDED: RoHS status - legacy mil-spec part]
Niveau MSL — [DATA_NEEDED: MSL level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis