EP1810LC-25T vs EP1810LC-30 Comparaison
Comparaison détaillée côte à côte de EP1810LC-25T par Intel et EP1810LC-30 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810LC-25T | EP1810LC-30 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $8,40 | $9,95 |
| Family | Altera Classic EP1810 | Altera Classic EPLD |
| Device Type | EPLD (Erasable/OTP Complex PLD) | — |
| Macrocells | 48 (4 quadrants x 12 macrocells) | 48 |
| Usable Gates | Approx. 900 | — |
| Dedicated Inputs | 16 | — |
| Bidirectional I/O Pins | 48 | — |
| External Clocks | 4 | — |
| Propagation Delay (tPD) | 25 ns | — |
| Supply Voltage (VCC) | 5 V nominal | — |
| Température de fonctionnement | 0 °C to +70 °C (commercial) | [DATA_NEEDED: temperature grade] |
| Boîtier | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) | JLCC-68 (68-pin J-Lead ceramic chip carrier) |
| Type de montage | Surface Mount | — |
| Technology | CMOS, UV-erasable / OTP | CMOS, low-power (LC) |
| I/O Standard | TTL-compatible 5 V | — |
| Statut RoHS | [DATA_NEEDED: RoHS status - confirm with manufacturer] | unknown (legacy ceramic package) |
| Programming Tool | Altera MAX+PLUS II / Quartus Classic | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Flip-Flops | — | 48 (one per macrocell) |
| Speed Grade (tPD) | — | 30 ns |
| Tension d'alimentation | — | 5 V (typical) |
| Programming | — | Device programmer or JTAG |
| Standby Current | — | [DATA_NEEDED: ICC standby] |
| Nombre de broches | — | 68 |
| Number of I/O Pins | — | [DATA_NEEDED: I/O count] |
| Logic Blocks | — | 48 macrocells |