EP1810LC-25T vs EP1810LC-30 비교
다음의 상세 나란히 비교: EP1810LC-25T 제조: Intel 및 EP1810LC-30 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EP1810LC-25T | EP1810LC-30 |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | NRND | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $8.40 | $9.95 |
| Family | Altera Classic EP1810 | Altera Classic EPLD |
| Device Type | EPLD (Erasable/OTP Complex PLD) | — |
| Macrocells | 48 (4 quadrants x 12 macrocells) | 48 |
| Usable Gates | Approx. 900 | — |
| Dedicated Inputs | 16 | — |
| Bidirectional I/O Pins | 48 | — |
| External Clocks | 4 | — |
| Propagation Delay (tPD) | 25 ns | — |
| Supply Voltage (VCC) | 5 V nominal | — |
| 동작 온도 | 0 °C to +70 °C (commercial) | [DATA_NEEDED: temperature grade] |
| 패키지 | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) | JLCC-68 (68-pin J-Lead ceramic chip carrier) |
| 실장 유형 | Surface Mount | — |
| Technology | CMOS, UV-erasable / OTP | CMOS, low-power (LC) |
| I/O Standard | TTL-compatible 5 V | — |
| RoHS 상태 | [DATA_NEEDED: RoHS status - confirm with manufacturer] | unknown (legacy ceramic package) |
| Programming Tool | Altera MAX+PLUS II / Quartus Classic | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Flip-Flops | — | 48 (one per macrocell) |
| Speed Grade (tPD) | — | 30 ns |
| 공급 전압 | — | 5 V (typical) |
| Programming | — | Device programmer or JTAG |
| Standby Current | — | [DATA_NEEDED: ICC standby] |
| 핀 수 | — | 68 |
| Number of I/O Pins | — | [DATA_NEEDED: I/O count] |
| Logic Blocks | — | 48 macrocells |