EP1810LI-45 vs EP1810JC-45 Comparaison

Comparaison détaillée côte à côte de EP1810LI-45 par Rochester Electronics et EP1810JC-45 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810LI-45 EP1810JC-45
Marque Rochester Electronics Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $64,10 $21,10
Product Type EPLD (Erasable Programmable Logic Device) Classic EPLD (Erasable Programmable Logic Device)
Family Altera Classic EP1810 (Classic EPLD Family)
Usable Gates 900 —
Macrocells 48 48
Maximum User I/O 64 inputs / 48 outputs —
Pin-to-Pin Logic Delay (tPD) 45 ns —
Counter Frequency (fCNT) up to 100 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Technology CMOS, UV-erasable EPROM configuration CMOS, UV-erasable
Tension d'alimentation 5 V —
Plage de température de fonctionnement -40 C to +85 C (Industrial, 'I' suffix) —
Boîtier 68-pin PLCC / PQCC68 (J-Lead) PLCC-68 (QCCJ, J-Lead, windowed ceramic)
Logic Blocks 12 LABs of 4 macrocells each —
Configuration Memory Non-volatile UV-erasable EPROM —
Programming Method Altera programming hardware with MAX+PLUS II / legacy tools —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance not stated in verified data]
Manufacturer Rochester Electronics (licensed continuation of Altera / Intel PSG Classic EPLD line) —
Equivalent Gates — 2100 gates
Dedicated Inputs — 12
I/O Pins — 48
Total User I/O — 60
Propagation Delay (tpd) — 45 ns
Fréquence d'horloge maximale — 33.3 MHz
Maximum Supply Voltage — 5.25 V
Nombre de broches — 68
Package Code — QCCJ
Temperature Grade — Commercial
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis