EP1K100FI256-2N vs EP1K100FI256-3 Comparaison
Comparaison détaillée côte à côte de EP1K100FI256-2N par Intel et EP1K100FI256-3 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EP1K100FI256-3 - 100K-Gate ACEX 1K FPGA, 186 I/O, FBGA-256 | Intel
EP1K100FI256-3 ⚠ Dernier achatComparaison des spécifications
| Paramètre | EP1K100FI256-2N | EP1K100FI256-3 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $55,80 | $52,90 |
| Family | ACEX 1K | ACEX 1K |
| Series | EP1K100 | — |
| Logic Elements | 4,992 | — |
| System Gates | 100,000 | — |
| Logic Array Blocks (LABs) | 624 | — |
| Embedded Array Blocks (EABs) | 6 | — |
| Total RAM Bits | 49,152 | — |
| Maximum User I/O | 186 | — |
| Process Technology | 0.22 µm CMOS | 0.22 micron CMOS |
| Core Supply Voltage | 2.5 V | — |
| I/O Supply Voltage | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| Speed Grade | -2 (faster bin) | -3 |
| Ball Finish | Leaded (SnPb) - 'N' suffix | — |
| Température de fonctionnement | -40 °C to +85 °C (Industrial) | — |
| Boîtier | 256-ball FineLine BGA (FBGA-256) | 256-ball FineLine BGA (FBGA-256) |
| Type de montage | Surface Mount | Surface Mount |
| Configuration Interface | JTAG (IEEE 1149.1) + serial modes | — |
| Statut RoHS | Non-compliant (leaded 'N' ball finish) | [DATA_NEEDED: RoHS status] |
| Device Logic Elements | — | 4,992 |
| Typical Gate Count | — | 100,000 gates |
| Maximum RAM Bits | — | 49,152 bits |
| User I/O Pins | — | 186 |
| Dedicated Inputs | — | 6 |
| Nominal Core Voltage | — | 2.5 V |
| Core Voltage Range | — | 2.375 V to 2.625 V |
| Plage de température de fonctionnement | — | -40 C to +85 C (Industrial) |
| Configuration Method | — | SRAM-based, JTAG / PS / AS supported |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| AEC-Q100 Qualification | — | Not qualified |
| Niveau MSL | — | [DATA_NEEDED: MSL level] |
| JTAG Boundary Scan | — | Yes (IEEE 1149.1) |