EP1K50TC144-2N vs EP1K50TC144-1 Comparaison

Comparaison détaillée côte à côte de EP1K50TC144-2N par Altera et EP1K50TC144-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1K50TC144-2N EP1K50TC144-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,45 $9,95
Series ACEX-1K —
Family ACEX 1K Device Family (2.5 V) ACEX-1K
Typical Gates 50,000 —
Maximum Gates 100,000 —
Logic Elements (Cells) 2,880 —
Logic Array Blocks (LABs) 360 360
Embedded Memory (EAB) 40,960 bits (12 EABs x 4,096 bits) —
User I/Os 102 —
Nombre de broches 144 —
Boîtier TQFP-144 (144-LQFP), 22 x 22 mm, 0.5 mm pitch 144-pin LQFP (TQFP)
Core Voltage (VCCINT) 2.5 V —
I/O Voltage (VCCIO) 2.5 V / 3.3 V (multi-standard) —
Process Technology 0.22 µm CMOS CMOS
Internal Frequency Up to 200 MHz —
Propagation Delay (speed grade) 0.4 ns nominal (speed grade -2) —
Operating Temperature Grade Commercial (suffix N) Commercial
Type de montage Surface Mount Surface Mount (Gull-Wing Leads)
Configuration Serial, JTAG, supported configuration devices (EPC, EPC2) —
Statut RoHS [DATA_NEEDED: rohs status] —
Lead-Free [DATA_NEEDED: lead-free status] —
Logic Elements / Cells — 2,880
System Gates — 50,000
Embedded Memory (Bits) — 40,960
User I/O Pins — 102
Core Voltage — 2.5 V
I/O Voltage — 2.5 V (5-V tolerant I/O)
Maximum Internal Frequency — 250 MHz
Embedded Array Blocks (EABs) — Dual-port, configurable as RAM/ROM
Programming Interface — JTAG (IEEE 1149.1) + serial configuration
Development Tools — MAX+PLUS II, Quartus
Lead-Free / RoHS — [DATA_NEEDED: Lead-free / RoHS status]
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis