EP1K50TC144-3N vs EPF10K50STC144-3 Comparaison

Comparaison détaillée côte à côte de EP1K50TC144-3N par Intel et EPF10K50STC144-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1K50TC144-3N EPF10K50STC144-3
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,15 $20,80
Series ACEX-1K FLEX 10KS
Family ACEX 1K Programmable Logic Device Family FLEX 10K
Logic Elements / Cells 2880 2,880
System Gates 40960 (50K nominal) —
Number of LABs/CLBs 360 —
Embedded Memory (EAB) 40 kbit (12 EABs, dual-port) —
User I/O Count 102 —
Number of Gates 199000 (maximum) —
Operating Frequency (Max) 166.67 MHz —
Core Voltage 2.5 V 2.5 V
I/O Voltage Support 2.5 V / 3.3 V / 5.0 V (multiVolt) —
Process Technology 0.22 µm CMOS 0.22 um CMOS, SRAM-based
Logic Delay (pin-to-pin) 5.0 ns —
Boîtier 144-LQFP (TQFP-144), 22 x 22 mm, 0.5 mm pitch 144-LQFP (also called LFQFP / TQFP)
Programming Interface JTAG (IEEE 1149.1) / Altera serial —
Operating Temperature Grade Commercial (0 °C to +70 °C) — inferred from '-N' suffix —
Type de montage Surface Mount Surface Mount (Gull-wing leads)
Statut RoHS Compliant [DATA_NEEDED: RoHS status]
Typical Gates — 50,000
Logic Array Blocks (LABs) — 360
On-chip RAM Bits — 40,960
Maximum User I/Os — 102
Number of I/O Banks — [DATA_NEEDED: number of I/O banks]
Internal Operating Frequency — 166.67 MHz
Propagation Delay — 0.6 ns (typical)
Speed Grade — -3
I/O Voltage — 5.0 V (3.3 V LVTTL/LVCMOS compatible)
Température de fonctionnement — 0 C to 70 C (commercial)
Configuration — SRAM (volatile, requires external EPC)
JTAG Boundary Scan — Built-in, IEEE Std. 1149.1-1990 compliant

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis