EP1S20B672C7N vs EP1S25B672C7 Comparaison
Comparaison détaillée côte à côte de EP1S20B672C7N par Intel et EP1S25B672C7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1S20B672C7N | EP1S25B672C7 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $320,00 | $175,00 |
| Series | Stratix | — |
| Family | Stratix (original) | Stratix |
| Process Technology | 0.13 µm CMOS | 130 nm CMOS |
| Logic Elements (LEs) | 18,460 | — |
| LABs / CLBs | 1,846 | — |
| Embedded Memory Bits | 1,669,248 bits | — |
| Maximum User I/O | 426 | 473 |
| Number of Pins / Balls | 672 | — |
| Package Type | 672-BBGA (Fine-pitch BGA, 35 × 35 mm, 1.27 mm pitch) | — |
| Supply Voltage (Core, VCCINT) | 1.5 V | — |
| Température de fonctionnement | 0 °C to 85 °C (Commercial Extended) | 0 C to 85 C |
| Speed Grade | -7 | C7 (commercial, slowest bin) |
| Type de montage | Surface Mount (BGA) | Surface Mount |
| Niveau MSL | 3 (per JEDEC J-STD-020) | — |
| Logic Family | CMOS | CMOS |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Logic Cells | — | 25,660 |
| Logic Array Blocks (LABs) | — | 2,566 |
| Embedded Memory (bits) | — | 1,944,576 |
| Core Voltage | — | 1.5 V |
| Maximum Internal Frequency | — | 420.17 MHz |
| Number of PLLs | — | [DATA_NEEDED: PLL count] |
| Boîtier | — | 672-BGA, 35 x 35 mm, 1.27 mm pitch |
| Nombre de broches | — | 672 |
| Configuration Method | — | SRAM-based (volatile, requires config device) |
| DSP Blocks | — | [DATA_NEEDED: DSP block count] |