EP1S25F672C8 vs EP1S25F672C5N Comparaison
Comparaison détaillée côte à côte de EP1S25F672C8 par Intel et EP1S25F672C5N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1S25F672C8 | EP1S25F672C5N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $525,00 | $142,00 |
| Family | Stratix | Stratix |
| Logic Elements | 25,660 | — |
| Logic Array Blocks (LABs) | 2,566 | — |
| User I/Os | 473 | — |
| Process Technology | 130 nm CMOS | 130 nm CMOS |
| Core Supply Voltage | 1.5 V | 1.5 V (nominal) |
| Maximum Operating Frequency | 357.14 MHz | — |
| Boîtier | 672-ball FineLine BGA (FBGA) | — |
| Package Dimensions | 35 x 35 mm, 1.27 mm pitch | — |
| Speed Grade | C8 (commercial, -8) | C5 |
| Température de fonctionnement | 0 C to +85 C (commercial) | — |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Niveau MSL | [DATA_NEEDED: MSL Level] | — |
| Statut RoHS | [DATA_NEEDED: RoHS Status] | Compliant |
| Logic Family | CMOS | — |
| Configuration Method | JTAG / Altera configuration device | SRAM-based, programmable via JTAG / Passive Serial / Fast Passive Parallel |
| Series | — | EP1S25 |
| Logic Elements (Cells) | — | 25,660 |
| Number of CLBs | — | 2,566 |
| Number of Logic Cells / Gates | — | [DATA_NEEDED: total system gates] |
| Maximum Internal Frequency | — | 500 MHz |
| Number of I/O Pins | — | 473 user I/O |
| Number of I/O Banks | — | [DATA_NEEDED: I/O bank count] |
| Package Type | — | FineLine BGA (FBGA) |
| Package Pin Count | — | 672 |
| Ball Pitch | — | 1.00 mm |
| Plage de température de fonctionnement | — | 0 °C to +85 °C (commercial) |
| Lead-Free (Pb-Free) | — | Yes (suffix "N") |