EP20K100EBC652-2X vs EP20K200EBC652-2X Comparaison
Comparaison détaillée côte à côte de EP20K100EBC652-2X par Altera et EP20K200EBC652-2X par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP20K100EBC652-2X | EP20K200EBC652-2X |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $85,00 | $195,00 |
| Family | APEX 20KE | APEX-20KE |
| Typical Gates | 100,000 | — |
| Maximum System Gates | 263,000 | — |
| Logic Elements | 4,160 | — |
| Embedded System Blocks (ESBs) | 26 | — |
| Maximum RAM Bits | 53,248 | — |
| Maximum User I/O Pins | 246 | — |
| Supply Voltage - Core | 1.8 V | — |
| Supply Voltage - I/O | 1.8 V / 2.5 V / 3.3 V | — |
| Boîtier | 652-ball BGA (EBC652) | 652-BGA |
| Speed Grade | -2 (faster commercial) | — |
| Process Technology | 0.18 µm CMOS, SRAM-based | 0.18 um CMOS |
| Température de fonctionnement | 0C to +85C (commercial) | — |
| Type de montage | Surface Mount | Surface Mount |
| Configuration Method | Passive Serial / Passive Parallel / JTAG (EPC) | Serial or Parallel PROM, JTAG (IEEE 1149.1) |
| Clock Resources | Up to 4 DLLs, multiple global clocks | — |
| Statut RoHS | [DATA_NEEDED: RoHS status] | — |
| Series | — | APEX-20KE® |
| Device Logic Elements | — | 8,320 |
| Number of LABs/CLBs | — | 832 |
| Total RAM Bits | — | 106,496 |
| Number of I/O Pins | — | 376 |
| Number of Gates | — | 200,000 (typical) |
| Core Supply Voltage | — | 1.71 V to 1.89 V (1.8 V nominal) |
| Operating Temperature (TJ) | — | 0C to +85C |
| I/O Standard Support | — | LVTTL, LVCMOS, LVDS, PCI, GTL+, SSTL |
| Lead-Free / RoHS | — | Compliant (per DigiKey listing) |