EP20K200BC356-1 vs EP20K200CB356C7N Comparaison
Comparaison détaillée côte à côte de EP20K200BC356-1 par Altera et EP20K200CB356C7N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EP20K200CB356C7N - APEX 20KC FPGA 200K Gates 356-BGA | Intel / Altera
EP20K200CB356C7N ObsoleteComparaison des spécifications
| Paramètre | EP20K200BC356-1 | EP20K200CB356C7N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $335,00 | $92,00 |
| Product Function | APEX-20K Field Programmable Gate Array (FPGA) | — |
| Logic Family | CMOS | — |
| Equivalent System Gates | 200K gates | — |
| Logic Elements / Cells | 8320 | 8,320 |
| Total RAM Bits | 106496 bits | — |
| Fréquence d'horloge maximale | 250 MHz | — |
| Core Supply Voltage | 2.5 V | — |
| User I/O Count | 277 | — |
| Nombre de broches | 356 | — |
| Boîtier / Format | 356-LBGA | — |
| Package Code | LBGA | — |
| Package Shape | Square | — |
| Type de montage | Surface Mount | Surface Mount |
| Process Technology | 0.22 um | 0.15 um CMOS |
| Propagation Delay (tPD) | 2.5 ns (from -1N variant listing) | — |
| Plage de température de fonctionnement | 0 to 85 C (commercial, per -1N variant listing) | — |
| Statut RoHS | [DATA_NEEDED: RoHS/lead finish of original non-N EP20K200BC356-1] | unknown |
| Lead-Free Finish | [DATA_NEEDED: original non-N finish not specified; N suffix indicates lead-free] | — |
| Family | — | APEX 20KC |
| Series | — | EP20K200 |
| System Gates | — | 200,000 |
| Maximum Operating Frequency | — | 3571.6 MHz (internal equivalent) |
| Propagation Delay | — | 1.48 ns |
| User I/Os | — | 263 |
| Input Terminals | — | 267 |
| Supply Voltage (Nominal) | — | 1.8 V |
| Température de fonctionnement | — | 0C to +85C (Commercial) |
| Boîtier | — | 356-ball PBGA (S-PBGA) |
| Embedded Memory | — | ESBs (dual-port RAM/ROM/FIFO) |
| Clock Management | — | PLL with up to 4 outputs |
| JTAG Support | — | Yes (IEEE 1149.1) |
| In-System Programmable | — | Yes |