EP20K200BC356-1 vs EP20K200CB356C7N Comparação
Comparação detalhada lado a lado de EP20K200BC356-1 por Altera e EP20K200CB356C7N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Intel
EP20K200CB356C7N - APEX 20KC FPGA 200K Gates 356-BGA | Intel / Altera
EP20K200CB356C7N ObsoleteComparação de especificações
| Parâmetro | EP20K200BC356-1 | EP20K200CB356C7N |
|---|---|---|
| Marca | Altera | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $335,00 | $92,00 |
| Product Function | APEX-20K Field Programmable Gate Array (FPGA) | — |
| Logic Family | CMOS | — |
| Equivalent System Gates | 200K gates | — |
| Logic Elements / Cells | 8320 | 8,320 |
| Total RAM Bits | 106496 bits | — |
| Frequência máxima de clock | 250 MHz | — |
| Core Supply Voltage | 2.5 V | — |
| User I/O Count | 277 | — |
| Número de pinos | 356 | — |
| Encapsulamento / Caixa | 356-LBGA | — |
| Package Code | LBGA | — |
| Package Shape | Square | — |
| Tipo de montagem | Surface Mount | Surface Mount |
| Process Technology | 0.22 um | 0.15 um CMOS |
| Propagation Delay (tPD) | 2.5 ns (from -1N variant listing) | — |
| Faixa de temperatura de operação | 0 to 85 C (commercial, per -1N variant listing) | — |
| Status RoHS | [DATA_NEEDED: RoHS/lead finish of original non-N EP20K200BC356-1] | unknown |
| Lead-Free Finish | [DATA_NEEDED: original non-N finish not specified; N suffix indicates lead-free] | — |
| Family | — | APEX 20KC |
| Series | — | EP20K200 |
| System Gates | — | 200,000 |
| Maximum Operating Frequency | — | 3571.6 MHz (internal equivalent) |
| Propagation Delay | — | 1.48 ns |
| User I/Os | — | 263 |
| Input Terminals | — | 267 |
| Supply Voltage (Nominal) | — | 1.8 V |
| Temperatura de operação | — | 0C to +85C (Commercial) |
| Encapsulamento | — | 356-ball PBGA (S-PBGA) |
| Embedded Memory | — | ESBs (dual-port RAM/ROM/FIFO) |
| Clock Management | — | PLL with up to 4 outputs |
| JTAG Support | — | Yes (IEEE 1149.1) |
| In-System Programmable | — | Yes |