EP20K200EBC356-2 vs EP20K100EBC356-3N Comparaison

Comparaison détaillée côte à côte de EP20K200EBC356-2 par Altera et EP20K100EBC356-3N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K200EBC356-2 EP20K100EBC356-3N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $99,50 $92,00
Series APEX 20KE APEX-20KE
Family APEX 20K (APEX 20KE enhancement) APEX 20K
Typical Gates 200,000 —
Maximum Logic Elements 8320 —
Macros / Logic Cells 832 —
Maximum Flip-Flops 13,824 —
Embedded RAM 53,248 bits —
User I/Os 271 —
Number of Terminals / Pins 356 (LBGA) —
Propagation Delay 2.5 ns 1.6 ns (speed grade -3N)
Tension d'alimentation 2.5 V (core) —
Température de fonctionnement 0 C to 85 C (commercial) 0 °C to +85 °C
Logic Family CMOS —
Number of PLLs 4 embedded PLLs —
Number of DDR Interfaces 4 —
Package Type 356-LBGA (EBC suffix) —
Type de montage Surface Mount (BGA) Surface Mount
Speed Grade -2 —
Compliance RoHS status [DATA_NEEDED: RoHS] —
Logic Elements / Cells — 4160
System Gates — 100,000
Embedded Memory (bits) — 53,248
Embedded System Blocks (ESBs) — 26
Maximum User I/Os — 246
Nombre de broches — 356
Boîtier — 356-LBGA (Ball Grid Array)
Package Dimensions — 45 x 45 mm
Ball Pitch — 1.27 mm
Process Technology — 0.22 µm CMOS
Core Supply Voltage — 1.8 V
Maximum Internal Frequency — 250 MHz
Programmable Interface — JTAG (IEEE 1149.1)
I/O Standards Supported — LVCMOS, LVTTL, PCI, SSTL-2/3, GTL+
Statut RoHS — [DATA_NEEDED: rohs_status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis