EP20K200FC484-3AA vs EP20K200FC484-2X Comparaison
Comparaison détaillée côte à côte de EP20K200FC484-3AA par Intel et EP20K200FC484-2X par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EP20K200FC484-2X - 200K Gates APEX 20K FPGA, 484-FBGA | Intel / Altera
EP20K200FC484-2X ObsoleteComparaison des spécifications
| Paramètre | EP20K200FC484-3AA | EP20K200FC484-2X |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $171,00 | $95,00 |
| Family | APEX-20K | APEX 20K |
| Logic Elements | 8320 | — |
| Number of LABs/CLBs | 832 | — |
| Total RAM Bits | 106496 | — |
| Number of I/O Pins | 382 | — |
| Maximum Gates | 526000 | — |
| Tension d'alimentation | 2.375 V to 2.625 V | — |
| Speed Grade | -3 | -2 (with LVDS support, "X" suffix) |
| Package Type | 484-BBGA (FineLine BGA) | — |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | 0 °C to 85 °C (commercial) |
| Température de jonction en fonctionnement | [DATA_NEEDED: junction temperature range] | — |
| Configuration Interface | JTAG (IEEE 1149.1) / Serial | — |
| Process Technology | CMOS | 0.22 µm CMOS |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| Lead Free | [DATA_NEEDED: lead-free status] | — |
| Series | — | EP20K200 |
| Device Type | — | FPGA (Field Programmable Gate Array) |
| Maximum Logic Elements | — | 8,320 cells |
| Typical System Gates | — | 200,000 |
| Embedded Memory (EAB) | — | 106,496 bits |
| Maximum User I/O | — | 382 |
| Number of Logic Elements | — | 8,320 |
| Propagation Delay | — | 3.0 ns |
| Maximum Internal Frequency | — | 200 MHz |
| Core Supply Voltage | — | 2.5 V |
| Boîtier | — | 484-pin FBGA (FineLine BGA), 1.0 mm pitch |
| Programmable I/O Standards | — | 1.8 V, 2.5 V, 3.3 V, LVTTL, LVCMOS, LVDS |
| JTAG Support | — | IEEE 1149.1 Boundary-Scan |