EP20K400FC672-3X vs EP20K400FC672-3 Comparaison

Comparaison détaillée côte à côte de EP20K400FC672-3X par Altera et EP20K400FC672-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EP20K400FC672-3X EP20K400FC672-3X - APEX 20K 400K Gates FPGA, 672-BGA | Altera

EP20K400FC672-3X - APEX 20K 400K Gates FPGA, 672-BGA | Altera

EP20K400FC672-3X ⚠ Dernier achat

Comparaison des spécifications

Paramètre EP20K400FC672-3X EP20K400FC672-3
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $152,40 $138,00
Logic Family APEX 20K CMOS, SRAM-based
Device Sub-family EP20K400 —
Technology CMOS 0.22 µm —
Number of Gates 400,000 (typical) —
Logic Cells 16,640 —
Macros / Macrocells 1664 —
User I/Os 502 —
Dedicated I/O Lines 496 —
Core Supply Voltage 2.5 V 2.5 V
Fréquence d'horloge maximale 181.82 MHz —
Typical Propagation Delay 2.07 ns —
Température de fonctionnement 0 °C to 85 °C (commercial) 0 °C to 85 °C
Speed Grade -3X -3 (commercial fastest)
Boîtier 672-ball FC-FBGA (Fine-pitch Chip-Scale BGA) 672-pin FC-FBGA
Architecture MultiCore (LUT + embedded CAM/RAM) MultiCore (LUT + Embedded System Blocks)
Programming Interface JTAG (IEEE 1149.1) / ByteBlaster / MasterBlaster —
Type de montage Surface Mount (BGA) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Family — APEX 20K
Device Logic Elements — 16,640 cells
Typical Gate Count — 400,000 system gates
Maximum User I/Os — 502
Propagation Delay — 2.5 ns
Internal Performance — 167 MHz
Process Technology — 0.22 µm CMOS
Package Code — BGA
Number of Terminals — 672
Terminal Form — Ball (BGA)
Programming Method — SRAM, JTAG (ByteBlaster)
Statut du cycle de vie — Obsolete / Legacy

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis