EP20K400FC672-3X vs EP20K400FC672-3 比較
詳細な並列比較: EP20K400FC672-3X メーカー: Altera および EP20K400FC672-3 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP20K400FC672-3X | EP20K400FC672-3 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $152.40 | $138.00 |
| Logic Family | APEX 20K | CMOS, SRAM-based |
| Device Sub-family | EP20K400 | — |
| Technology | CMOS 0.22 µm | — |
| Number of Gates | 400,000 (typical) | — |
| Logic Cells | 16,640 | — |
| Macros / Macrocells | 1664 | — |
| User I/Os | 502 | — |
| Dedicated I/O Lines | 496 | — |
| Core Supply Voltage | 2.5 V | 2.5 V |
| 最大クロック周波数 | 181.82 MHz | — |
| Typical Propagation Delay | 2.07 ns | — |
| 動作温度 | 0 °C to 85 °C (commercial) | 0 °C to 85 °C |
| Speed Grade | -3X | -3 (commercial fastest) |
| パッケージ | 672-ball FC-FBGA (Fine-pitch Chip-Scale BGA) | 672-pin FC-FBGA |
| Architecture | MultiCore (LUT + embedded CAM/RAM) | MultiCore (LUT + Embedded System Blocks) |
| Programming Interface | JTAG (IEEE 1149.1) / ByteBlaster / MasterBlaster | — |
| 実装タイプ | Surface Mount (BGA) | Surface Mount |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status] |
| Family | — | APEX 20K |
| Device Logic Elements | — | 16,640 cells |
| Typical Gate Count | — | 400,000 system gates |
| Maximum User I/Os | — | 502 |
| Propagation Delay | — | 2.5 ns |
| Internal Performance | — | 167 MHz |
| Process Technology | — | 0.22 µm CMOS |
| Package Code | — | BGA |
| Number of Terminals | — | 672 |
| Terminal Form | — | Ball (BGA) |
| Programming Method | — | SRAM, JTAG (ByteBlaster) |
| ライフサイクル状態 | — | Obsolete / Legacy |