EP20K400FI672-2X vs EP20K400FI672-2N Comparaison

Comparaison détaillée côte à côte de EP20K400FI672-2X par Intel et EP20K400FI672-2N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K400FI672-2X EP20K400FI672-2N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $171,00 $188,75
Family APEX 20K APEX 20K
Logic Elements 16,640 —
Typical Gates 400,000 system gates 400,000
Embedded Memory 212,992 bits —
User I/O Pins 496 —
Boîtier 672-ball BGA (FI672) 672-pin FC-FBGA (Flip-Chip Fine-pitch BGA)
Package Code BGA —
Terminal Form Ball —
No. of Terminals 672 —
Package Shape Square —
Speed Grade -2X -2
Température de fonctionnement -40C to +85C (industrial) Commercial (0 °C to +70 °C) [DATA_NEEDED: industrial variant]
Core Voltage 1.8 V 2.5 V
I/O Voltage Support 1.8V / 2.5V / 3.3V / 5V (MultiVolt) —
Configuration Method SRAM (serial EPROM or JTAG) —
JTAG Support Yes (IEEE 1149.1) —
Process Technology 0.18 um CMOS, 6-metal 0.22 µm CMOS
Statut RoHS [DATA_NEEDED: RoHS compliance] Compliant (lead-free)
Logic Elements / Cells — 16,640
Maximum User I/O — 488
Embedded Memory Bits — 212,992 bits
Embedded Array Blocks (EABs) — [DATA_NEEDED: EAB count per family datasheet]
Maximum Frequency — 200 MHz
Package Body Size — 27 x 27 mm
Terminal Pitch — 1.0 mm
Propagation Delay — 3.1 ns
Niveau de sensibilité à l'humidité (MSL) — 3
Peak Reflow Temperature — 220 °C
Type de montage — Surface Mount
Configuration Modes — PS, PPS, PPA, JTAG
Supported I/O Standards — LVTTL, LVCMOS, SSTL, HSTL

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis