EP20K400FI672-3 vs EP20K400FI672-1 Comparaison
Comparaison détaillée côte à côte de EP20K400FI672-3 par Altera et EP20K400FI672-1 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP20K400FI672-3 | EP20K400FI672-1 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $195,00 | $92,00 |
| Family | APEX 20K | — |
| Series | EP20K400 | APEX 20K |
| Logic Elements | 16640 | 212,992 |
| Total Gates | up to 400000 | — |
| Embedded RAM | 212992 bits | — |
| Maximum User I/O | 502 | — |
| Dedicated Inputs | 6 | 4 |
| Propagation Delay | 3.6 ns | 2.5 ns |
| Fréquence d'horloge maximale | 833 MHz | — |
| Supply Voltage (Nominal) | 2.5 V | — |
| Supply Voltage Range | 2.375 V to 2.625 V | — |
| Process Technology | CMOS | CMOS |
| Package Type | PBGA (Plastic BGA) | — |
| Package Code | S-PBGA-B672 | — |
| Terminal Count | 672 | — |
| Terminal Pitch | 1.000 mm | — |
| Package Shape | Square BGA | — |
| Type de montage | Surface Mount | — |
| Configuration Interface | JTAG (IEEE 1149.1) | — |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | Industrial (per 'I' suffix) |
| Niveau MSL | 3 | 3 |
| Peak Reflow Temperature | 220 C | 220 C |
| Device Family | — | APEX-20K Field Programmable Gate Array |
| Typical Gates | — | 400,000 |
| Logic Array Blocks (LABs) | — | 16,640 |
| User I/O Pins | — | 502 |
| Total Terminals | — | 672 |
| Boîtier | — | 672-ball PBGA (FineLine BGA, 1.0 mm pitch) |
| Package Code (JEDEC) | — | S-PBGA-B672 |
| Core Supply Voltage (VCCINT) | — | 2.5 V nominal (2.375 V to 2.625 V) |
| Speed Grade | — | -1 |
| Statut RoHS | — | [DATA_NEEDED: RoHS compliance] |