EP20K600CB652C7E5 vs EP20K600CB652C7ES Comparaison

Comparaison détaillée côte à côte de EP20K600CB652C7E5 par Intel et EP20K600CB652C7ES par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CB652C7E5 EP20K600CB652C7ES
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $175,00 $195,00
Family APEX 20KC APEX 20KC
Typical Gate Count 600K gates —
Logic Elements / Macros 24,320 —
Maximum User I/O 488 488
Embedded Memory (EAB bits) 311,296 bits —
Boîtier 652-ball FineLine BGA —
Core Voltage 1.8 V —
Process Technology 0.15 um CMOS 0.15 µm CMOS
Température de fonctionnement 0C to +85C (commercial, suffix C7) 0 °C to +85 °C (commercial)
Speed Grade 7 (-1 speed bin equivalent, E5 suffix) —
PLL Count 4 —
Supported I/O Standards LVTTL, LVCMOS, PCI, SSTL, HSTL —
Configuration Scheme Passive Serial / JTAG / EPC16 / EPC8 —
Statut RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Statut du cycle de vie Obsolete - last time buy has passed —
Logic Elements — 24,320
System Gates — 600,000
Maximum System Gates — 1,053,840
Embedded Memory Bits — 311,296
Embedded System Blocks (ESB) — 26
User I/O (this package) — 488 (652-BGA)
Supply Voltage - Core — 1.71 V to 1.89 V (1.8 V nominal)
Maximum Internal Clock Frequency — 1666.6 MHz
Propagation Delay — 1.6 ns
Package Type — 652-ball FineLine BGA
JEDEC Package Code — S-PBGA-B652
Configuration Modes — Passive Serial, Passive Parallel, JTAG
JTAG Boundary Scan — IEEE 1149.1 compliant
PLLs — 4
Type de montage — Surface Mount (BGA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis