EP20K600CB652C9 vs EP20K600CB652C-8 Comparaison

Comparaison détaillée côte à côte de EP20K600CB652C9 par Altera et EP20K600CB652C-8 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CB652C9 EP20K600CB652C-8
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $142,50 $86,00
Family APEX 20KC APEX 20KC (MultiCore)
Logic Elements / Cells 24,320 —
Number of LABs / CLBs 2,432 —
System Gates 1,537,000 —
Total RAM Bits 311,296 —
User I/O 488 —
Number of I/O Banks [DATA_NEEDED: I/O bank count] —
Tension d'alimentation 1.71 V to 1.89 V —
Process Technology 0.15 µm all-layer copper CMOS —
Internal Datapath Frequency up to 250 MHz —
Propagation Delay (typ.) 1.48 ns —
Température de fonctionnement 0 °C to 85 °C (commercial) 0 C to 85 C (commercial)
Boîtier 652-BGA (45 × 45 mm, 1.27 mm pitch) 652-BGA (LBGA, 45 x 45 mm, 1.27 mm pitch)
Type de montage Surface Mount (BGA) Surface Mount (thermally enhanced)
Configuration JTAG IEEE 1149.1 / serial / EPC2-compatible Enhanced (EPC) bitstream
Statut RoHS Compliant (per Altera product page) —
Product Status Obsolete (per distributor listings) —
Series — APEX 20KC
Typical Gates — 600,000
Logic Elements — 24,320
Embedded RAM — 311,296 bits
User I/Os — 488
Propagation Delay — 1.48 ns (per published source)
Speed Grade — -8 (slowest, most timing margin)
VCCIO Options — 1.8 V / 2.5 V / 3.3 V
Process — 0.15 µm all-layer copper metal
PCI Compliance — PCI Local Bus Rev 2.2 at 33/66 MHz, 32/64-bit
Memory Interface Support — DDR SDRAM, ZBT SRAM, QDR SRAM, LVDS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis