EP20K600CF672C-9 vs EP20K600CF672C6 Comparaison

Comparaison détaillée côte à côte de EP20K600CF672C-9 par Altera et EP20K600CF672C6 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP20K600CF672C-9 EP20K600CF672C6
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $171,00 $480,00
Device Type FPGA (APEX 20KC family, complex PLD) —
Typical Gate Count 600,000 gates 600,000 gates
Logic Elements (LEs) [DATA_NEEDED: logic element count] 24,320
Embedded System Blocks (ESBs) [DATA_NEEDED: ESB count and total RAM bits] 160 (each 2,048 bits)
User I/Os 488 pins —
PLLs 4 —
Boîtier 672-ball FBGA (45 x 45 mm, 1.27 mm pitch) 672-ball FineLine BGA (CF672)
Nombre de broches 672 —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Supply Voltage (VCCIO) 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) —
Propagation Delay 1.48 ns —
Température de fonctionnement 0 °C to +85 °C (commercial) 0 °C to +85 °C (commercial)
Speed Grade -9 -6 (C6)
Process Technology 0.15 µm all-layer copper interconnect 0.18 µm CMOS, 6 metal layers
Configuration Interface Serial (EPC16 / EPC8 / EPC4 / EPC2 / EPC1) —
Type de montage Surface Mount (BGA) —
Statut RoHS unknown Non-RoHS (legacy process)
Family — APEX 20KC
Maximum Embedded RAM — 311,296 bits (311 kbit)
Maximum User I/O Pins — 508
Package Body Size — 27 mm × 27 mm
Core Voltage — 1.8 V
I/O Standards Supported — LVCMOS, LVTTL, HSTL, SSTL, GTL+
Embedded PLLs — 4
Configuration Method — SRAM-based, JTAG, EPC16/EPC2

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis