EP20K600CF672C-9 vs EP20K600CF672C6 比較

詳細な並列比較: EP20K600CF672C-9 メーカー: Altera および EP20K600CF672C6 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EP20K600CF672C-9 EP20K600CF672C6
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $171.00 $480.00
Device Type FPGA (APEX 20KC family, complex PLD) —
Typical Gate Count 600,000 gates 600,000 gates
Logic Elements (LEs) [DATA_NEEDED: logic element count] 24,320
Embedded System Blocks (ESBs) [DATA_NEEDED: ESB count and total RAM bits] 160 (each 2,048 bits)
User I/Os 488 pins —
PLLs 4 —
パッケージ 672-ball FBGA (45 x 45 mm, 1.27 mm pitch) 672-ball FineLine BGA (CF672)
ピン数 672 —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Supply Voltage (VCCIO) 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) —
Propagation Delay 1.48 ns —
動作温度 0 °C to +85 °C (commercial) 0 °C to +85 °C (commercial)
Speed Grade -9 -6 (C6)
Process Technology 0.15 µm all-layer copper interconnect 0.18 µm CMOS, 6 metal layers
Configuration Interface Serial (EPC16 / EPC8 / EPC4 / EPC2 / EPC1) —
実装タイプ Surface Mount (BGA) —
RoHS ステータス unknown Non-RoHS (legacy process)
Family — APEX 20KC
Maximum Embedded RAM — 311,296 bits (311 kbit)
Maximum User I/O Pins — 508
Package Body Size — 27 mm × 27 mm
Core Voltage — 1.8 V
I/O Standards Supported — LVCMOS, LVTTL, HSTL, SSTL, GTL+
Embedded PLLs — 4
Configuration Method — SRAM-based, JTAG, EPC16/EPC2

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼