EP2A25F672C7N vs EP2A25B652C7 Comparaison

Comparaison détaillée côte à côte de EP2A25F672C7N par Altera et EP2A25B652C7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP2A25F672C7N EP2A25B652C7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $195,00 $285,00
Family APEX II APEX II
Logic Elements 24,320 cells Approximately 25,000 LE
System Gates Approximately 900,000 —
User I/Os 492 —
Propagation Delay (tPD) 1.69 ns —
Internal Operating Frequency Up to 500 MHz —
Core Voltage (VCCINT) 1.5 V —
Process Technology 0.15 µm all-layer copper (up to 8 metal layers) —
Logic Family CMOS —
Package Type 672-ball FC-FBGA (FineLine BGA) —
Package Body Size 27 x 27 mm —
Ball Pitch 1.0 mm —
Température de fonctionnement 0 °C to 85 °C (commercial) Commercial 0C to +85C
High-Speed I/O Support True-LVDS, LVPECL, PCML, HyperTransport up to 1 Gbps —
Programmable Logic Type Loadable PLD (in-system programmable) —
Embedded Memory Embedded System Blocks (ESB) configurable as dual-port RAM/ROM —
PLLs Up to 4 4
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Embedded System Blocks (ESBs) — [DATA_NEEDED: ESB count]
Maximum User I/O Pins — 488
Boîtier — 652-ball FineLine BGA
Speed Grade — -7
Core Voltage — 1.5 V
I/O Bank Voltage — 1.5 V / 1.8 V / 2.5 V / 3.3 V
RAM Bits (approx.) — 40,960
Supported I/O Standards — LVTTL, LVCMOS, SSTL, LVDS
Configuration Method — JTAG / Passive Serial / Active Serial
Boundary Scan — IEEE 1149.1 compliant
Design Software — Quartus II

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis