EP2A25F672C7N vs EP2A25B652C7 Comparação

Comparação detalhada lado a lado de EP2A25F672C7N por Altera e EP2A25B652C7 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP2A25F672C7N EP2A25B652C7
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $195,00 $285,00
Family APEX II APEX II
Logic Elements 24,320 cells Approximately 25,000 LE
System Gates Approximately 900,000 —
User I/Os 492 —
Propagation Delay (tPD) 1.69 ns —
Internal Operating Frequency Up to 500 MHz —
Core Voltage (VCCINT) 1.5 V —
Process Technology 0.15 µm all-layer copper (up to 8 metal layers) —
Logic Family CMOS —
Package Type 672-ball FC-FBGA (FineLine BGA) —
Package Body Size 27 x 27 mm —
Ball Pitch 1.0 mm —
Temperatura de operação 0 °C to 85 °C (commercial) Commercial 0C to +85C
High-Speed I/O Support True-LVDS, LVPECL, PCML, HyperTransport up to 1 Gbps —
Programmable Logic Type Loadable PLD (in-system programmable) —
Embedded Memory Embedded System Blocks (ESB) configurable as dual-port RAM/ROM —
PLLs Up to 4 4
Tipo de montagem Surface Mount —
Status RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Embedded System Blocks (ESBs) — [DATA_NEEDED: ESB count]
Maximum User I/O Pins — 488
Encapsulamento — 652-ball FineLine BGA
Speed Grade — -7
Core Voltage — 1.5 V
I/O Bank Voltage — 1.5 V / 1.8 V / 2.5 V / 3.3 V
RAM Bits (approx.) — 40,960
Supported I/O Standards — LVTTL, LVCMOS, SSTL, LVDS
Configuration Method — JTAG / Passive Serial / Active Serial
Boundary Scan — IEEE 1149.1 compliant
Design Software — Quartus II

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação