EP3C5E144A7N vs EP3C5E144C7 Comparaison
Comparaison détaillée côte à côte de EP3C5E144A7N par Altera et EP3C5E144C7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP3C5E144A7N | EP3C5E144C7 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $22,80 | $19,85 |
| Series | Cyclone III | — |
| Logic Elements (LE) | 5,136 | — |
| Total Memory Bits | 423,936 bits (414 Kbits) | 423,936 |
| Embedded Memory Blocks | 46 x M9K (9 Kbit each) | — |
| Embedded 18x18 Multipliers | 23 | 46 (max) |
| User I/O Pins | 94 | 94 |
| Number of I/O Banks | 4 | — |
| Number of PLLs | 4 | — |
| Core Voltage (VCCINT) | 1.2 V | 1.2 V |
| I/O Bank Voltage (VCCIO) | Per-bank, supports 1.2 V to 3.3 V | — |
| Boîtier | 144-LQFP Exposed Pad (EQFP, 22x22 mm) | 144-LQFP Exposed Pad (EQFP-EP), 22x22 mm |
| Speed Grade | 7 | C7 (commercial, 7th speed grade) |
| Temperature Grade | Commercial (0C to +85C junction) | — |
| Process Technology | 65 nm low-k dielectric | 65 nm TSMC low-power |
| Configuration Modes | AS, PS, JTAG, Fast Passive Parallel | JTAG, Active Serial, Passive Serial |
| Design Toolchain | Quartus II / Quartus Prime | — |
| Supported I/O Standards | LVDS, SSTL, LVTTL, PCI, LVCMOS | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | Compliant (per DigiKey product page) | Compliant |
| Family | — | Cyclone III |
| Logic Elements (LEs) | — | 5,136 |
| Embedded Memory Blocks (M9K) | — | 46 |
| PLLs | — | 2 (up to 4 outputs each) |
| Global Clock Networks | — | 10 |
| Maximum Internal Frequency | — | 437.5 MHz |
| Température de fonctionnement | — | 0C to +85C (commercial) |
| Configuration Bit Stream Size | — | [DATA_NEEDED: actual size, typically ~1.4 Mbit] |